Die PCI-SIG, das für die Entwicklung der PCIe-Schnittstelle verantwortliche Gremium, hat einem
Bericht von "Toms Hardware" zufolge die Spezifikationen für die kommende PCIe-Version 8.0 veröffentlicht. Der nun vorliegende erste Entwurf legt die architektonischen Anforderungen fest, auf denen die PCI-SIG-Mitglieder Prototypen entwickeln können, um ihre endgültigen Vorschläge einzureichen.
In der jetzt vorliegenden Version 0.5 der PCI-Express-Spezifikationen wird bekräftigt, dass die Transferrate wie vorgesehen 256 Gigatransfers pro Sekunde erreichen soll, woraus eine bidirektionale Bandbreite von 1 TB/s ermöglicht wird. Ebenfalls vorgesehen sind PAM4-Signalisierung mit Forward Error Correction (FEC) und Flit-Mode-Codierung.
Die Version 0.5 beinhaltet erstmals den vollständigen Entwurf der Spezifikationen, inklusive aller elektrischen und softwarebezogenen Faktoren. Hinzu kommen Aspekte wie Abwärtskompatibilität oder die Evaluierung einer neuen Konntektoren-Technologie. Dennoch ist der Entwurf noch nicht endgültig und Teile der Spezifikation wie elektrische Parameter oder Protkolle können noch angepasst werden.
Mit der Verabschiedung des finalen Standards wird 2028 gerechnet.
(rd)
