Chip-Tests mit mathematischen Methoden
Deutschen Forschern ist es gelungen, eine mathematische Methode zu entwickeln, mit der die Logik von Schaltungen auf Fehler überprüft werden kann.
26. August 2005
Mit mathematischen Methoden soll es möglich werden, Fehler beim Design von Computerchips zu vermeiden. Somit könnten die heute üblichen Simulationstests ersetzt werden. Deutschen Wissenschaftlern ist es im Rahmen des durch das BMBF (Bundesministerium für Bildung und Forschung) geförderten Projektes Verisoft erstmals gelungen, eine Methode zu entwickeln, mit der mathematisch nachgewiesen werden kann, dass die Logik von Schaltungen fehlerfrei läuft. Die Forscher konnten nachweisen, dass die Techniken zur Verifikation auf sehr komplexe Designs angewendet werden können. Deshalb wird das Projekt jetzt bis 2007 verlängert.
Artikel kommentieren
